您当前所在的位置是: 主页 > 社区 >
Cadence增强对TSMC设计参考流程110版的功能
发布日期:2021-06-09 03:54   来源:未知   阅读:

  Cadence设计系统公司今天宣布,TLM (transaction-level modeling) 导向设计与验证、3D-IC设计实现以及整合DFM等先进Cadence®设计技术与流程,已经融入台湾积体电路制造股份有限公司 (以下简称TSMC) 设计参考流程11.0版中。这些Cadence的技术有助于28纳米TLM到GDSII进行复杂的芯片设计、设计实现、验证与签收(signoff)。Cadence公司对TSMC设计参考流程的扩增部分,帮助双方客户在最短的设计时间内,实现复杂的高效能、低功耗、混合信号芯片,更支持了Cadence公司所提出的 EDA360策略。Cadence对新参考流程的支持标志着该公司在EDA360愿景的关键支持方面又迈出了新的一步。

  “Cadence与TSMC的合作,帮助双方客户转移到更高阶的提取与先进工艺节点,同时降低开发成本,”TSMC设计架构行销处资深处长庄少特说:“TSMC设计参考流程11.0版添加了Cadence公司的工具与解决方案, 藉由ESL设计与验证以及3D-IC整合成为主流工艺节点的一环,广泛地解决重要的设计问题,更提高了设计生产力。”

  EDA360愿景需要整个电子生态系统的共同合作,才能够兑现系统至硅片实现(System to Silicon Realization) 的新产业境界。Cadence对TSMC设计参考流程的贡献,能够帮助客户快速建立、重复利用并整合大型数字、模拟和混合信号IP区块,以更快速、更节约的成本来达成这些目标。

  TSMC新的设计参考流程充分运用先进的Cadence TLM导向设计与验证技术和方法学。将设计提取由RTL层级提前至TLM层级、采用Cadence高阶合成、进行设计前期功耗trade-off与优化,以及指标导向型功能验证等方法学,完成TLM 到GDSII设计流程。先进的3D设计功能包括物理设计与设计实现、RC提取、时序分析、信号完整性分析、IR 压降、电磁与散热分析等,更包括了物理验证。

  移转至更高设计阶层进行提取的做法,让客户获得相当大的优势,因为从系统层设计到物理设计的阶段,进行IP的建立和重复利用,让设计与验证生产力大幅增加。独特的Cadence ECO (engineering change order) 功能能避免不必要的迭代,实现更快速的上市时间。3D IC设计能力则是在设计实现阶段,就能够协助设计决策,确保封装阶段的最佳性能与功耗trade-off。由于DFM设计解决方案整合到设计实现工具中,设计人员能够高枕无忧地完成自己的模块或芯片级设计,达成量产时间的目标。

  Cadence公司也在此次与TSMC的合作中,为低功耗、先进工艺与混合信号设计提供更多的支持。在低功耗领域中,这个流程以Common Power Format (CPF)为基础,支持功率状态确认与IP 库查看。在先进工艺领域中,以TSMC公司iLPC进行修复光刻热点,以及dummy metal/via插入的修补方式,解决热点的问题,并能将症结反馈至自动化布局与绕线工具的单独GDS应用。在系统级封装 (SiP) 混合信号设计方面,有SiP 晶粒/封装布局规划、混合信号IR降与高级SiP静态时序分析等封装支持。这些崭新的设计参考流程元素,从系统级到签核(signoff)为设计团队提供更高能见度与可预测性,协助在功耗、性能与设计尺寸的平衡挑战下进行最佳化,并实现最高设计良品率。

  “我们的客户希望能够提高生产力,才能够跟上不断提高的设计复杂性,并且满足紧迫的上市时间要求。”Cadence高级副总裁兼首席战略官黄小立说。“藉由全新的设计参考流程,Cadence与TSMC共同以这项重要的技术创新与方法学,以完整、可预测的流程,帮助系统到芯片 (System to Silicon Realization) 产业新境界的实现。”

  楷登电子宣布,Rockley Photonics部署了完整的CadenceÒ系统分析及定制化工具,用于设计面向超大规模数据中心的尖端高性能系统级封装(SiP)。Rockley Photonics是一家领先的集成光电解决方案提供商。通过采用广泛的Cadence工具套件,Rockley Photonics实现了产品设计一次成功,加速上市进度。Rockley Photonics开发的产品属于复杂的系统级封装解决方案,通过高速112G PAM4串联接口连接的独立小芯片(chiplets)构成。为了成功完成项目,Rockely Photonics的设计团队需要使用包括ClarityÔ3D Solver求解

  该认证将助力客户开发面向自动驾驶及ADAS应用,且符合ISO26262标准的SoC产品中国上海,2020年11月13日——楷登电子(美国Cadence公司,NASDAQ:CDNS)今日宣布,Cadence®Tensilica®ConnXB10与ConnXB20是业界首款通过汽车安全完整性B(D)级(ASILB(D))认证,面向汽车雷达、激光雷达及车用无线X)优化的DSP产品。通过ISO26262:2018功能性安全标准体系下的ASILB(D)认证对于开发自动驾驶及先进驾驶员辅助系统(ADAS)汽车专用片上系统(SoC)是必不可少的。ASILB(D)认证由随机硬件故障支持(ASILB)和系统性故障支持(ASILD)组成

  楷登电子宣布,Cadence®Tensilica®ConnX B10与ConnX B20是业界首款通过汽车安全完整性B(D)级(ASIL B(D))认证,面向汽车雷达、激光雷达及车用无线X)优化的DSP产品。通过ISO 26262:2018功能性安全标准体系下的ASIL B(D)认证对于开发自动驾驶及先进驾驶员辅助系统(ADAS)汽车专用片上系统(SoC)是必不可少的。ASIL B(D)认证由随机硬件故障支持(ASIL B)和系统性故障支持(ASIL D)组成。取得该认证需经过SGS-TÜV Saar的全面审计与评估,确保功能性安全相关的开发流程符合ISO 26262:2018标准

  Cadence CEO陈立武2009年初626969澳门资料大全奥,陈立武(Lip-Bu Tan)成为Cadence总裁兼首席执行官后不久,他与公司客户开了上百次会议。他每次都要问的问题是:“如何评价我们公司的产品?”陈立武对《Investors Business Daily》说:“我们第一次见面的是和最苛刻的客户之一,我得到了一些较低的D或者F打分。”陈立武并没有沮丧,而是收集了更多信息,专心倾听。客户很钦佩陈立武愿意毫不退缩地消化这种负面的信息。“客户拍了拍我的肩膀说,但你知道吗?我们对你的期望也会更高。”陈立武回忆道,“他说我是个非常勇敢的人,因为我问了他的意见。这位客户如今仍然非常坦诚得有些残酷,但已经把我们看作一个值得信任

  塑造成行业领导者 /

  楷登电子宣布,谱瑞集成电路(Parade Technologies)已应用部署了CadenceÒSpectre®X仿真器,并将其用于显示面板集成电路(IC)的模拟仿真加速。采用Spectre X仿真器,谱瑞的模拟仿真性能在保证黄金精准的前提下较之前解决方案提速三倍。谱瑞开发的先进触屏产品需要高性能IC以确保精确度和低功耗。为了应对设计尺寸的不断增大,及高速和复杂性的挑战,谱瑞需要能够在保证黄金精准度的同时具有更快仿真速度的解决方案。经过完整评估,谱瑞认为Spectre X仿真器是其显示面板IC设计项目的最佳解决方案,帮助设计工程师轻松找到精准度和性能的最佳平衡。“为了保证

  本文作者:Cadence技术专家Paul McLellan上周举行的2020年美国CDNLIVE会议的主题之一是由Amazon的副总裁Nafea Bshara带来的,他负责AWS基础设施的系统/硬件/芯片产品。他在2016年加入了AWS,当时他们收购了Annapurna Labs,他是公司的创始人兼首席技术官。Annapurna正如其名字一样,是一个带神秘感的公司,只知道做着与Arm有关的事情。事实上,我第一次见到Annapurna Labs是在2018年,他们的CEO Hrvoye Bilic在以色列CDNLive做了一个主题演讲。AWS当时已经收购了他们,但他对他们的所作所为几乎只字不提。事实证明,AWS现在几乎完全是定制

  GUIDELINES FOR MOVING DATA FROM CADENCE TO MATLAB

  泛林集团计算产品部副总裁David Fried:晶体管与IC架构的未来

  看专题答题赢好礼!PI 稳定可靠的TOPSwitch-JX开关电源IC

  【把你我的经验串一串,共享丰收】EEWORLD优秀主题/回复第17期活动开始拉

  你评论,我送礼!《玩转TI MSP430 Launchpad》TI社区与EEWORLD联合首发!

  站点相关:市场动态半导体生产材料技术封装测试工艺设备光伏产业平板显示电子设计电子制造视频教程

无锡市太湖耐热铸钢厂位于风景秀丽的太湖之滨胡埭工业园,是一家泵体厂,主要产品有W辐射管,U型辐射管,电辐射管,燃气辐射管,炉底辊,沉没辊,稳定辊,三辊六臂,托辊,水泵叶轮等,提供离心铸造,产品销往南京,无锡,苏州,常州,浙江杭州,上海,广州等地。